首页 习题正文

15.下列关于TLB和 Cache的叙述中,错误的是A.命中

15.下列关于TLB和 Cache的叙述中,错误的是 A.命中率都与程序局部性有关 B.缺失后都需要去访问主存 C.缺失处理都可以由硬件实现 D.都由 DRAM存储器组成



【参考答案及解析】
D

正在整理中,欢迎在文下评论区提供答案解析,谢谢!
版权声明

本文仅代表作者观点,不代表本站立场。
本文系作者授权发表,未经许可,不得转载。

本文链接:https://scpro.cn/v/1b23aa5883284d46.html